Produkt
KlappentextBased on the highly successful second edition, this extended edition of SystemVerilog for Verification: A Guide to Learning the Testbench Language Features teaches all verification features of the SystemVerilog language, providing hundreds of examples to clearly explain the concepts and basic fundamentals.
Zusammenfassung
Details
ISBN/GTIN978-1-4614-0714-0
ProduktartBuch
EinbandartGebunden
Verlag
Erscheinungsjahr2012
Erscheinungsdatum14.02.2012
Auflage3. Aufl.
Seiten464 Seiten
SpracheEnglisch
Gewicht924 g
IllustrationenXLIV, 464 p.
Artikel-Nr.11935869
Rubriken