Hugendubel.info - Die B2B Online-Buchhandlung 

Merkliste
Die Merkliste ist leer.
Bitte warten - die Druckansicht der Seite wird vorbereitet.
Der Druckdialog öffnet sich, sobald die Seite vollständig geladen wurde.
Sollte die Druckvorschau unvollständig sein, bitte schliessen und "Erneut drucken" wählen.

A Pipelined Multi-Core Machine with Operating System Support

Hardware Implementation and Correctness Proof
BuchKartoniert, Paperback
628 Seiten
Englisch
Springererschienen am10.05.20201st ed. 2020
This work is building on results from the book named A Pipelined Multi-core MIPS Machine: Hardware Implementation and Correctness by M. Kovalev, S.M. Müller, and W.J. Paul, published as LNCS 9000 in 2014.It presents, at the gate level, construction and correctness proof of a multi-core machine with pipelined processors and extensive operating system support with the following features:- MIPS instruction set architecture (ISA) for application and for system programming- cache coherent memory system- store buffers in front of the data caches- interrupts and exceptions- memory management units (MMUs)- pipelined processors: the classical five-stage pipeline is extended by two pipelinestages for address translation- local interrupt controller (ICs) supporting inter-processor interrupts (IPIs)- I/O-interrupt controller and a diskmehr
Verfügbare Formate
BuchKartoniert, Paperback
EUR53,49
E-BookPDF1 - PDF WatermarkE-Book
EUR53,49

Produkt

KlappentextThis work is building on results from the book named A Pipelined Multi-core MIPS Machine: Hardware Implementation and Correctness by M. Kovalev, S.M. Müller, and W.J. Paul, published as LNCS 9000 in 2014.It presents, at the gate level, construction and correctness proof of a multi-core machine with pipelined processors and extensive operating system support with the following features:- MIPS instruction set architecture (ISA) for application and for system programming- cache coherent memory system- store buffers in front of the data caches- interrupts and exceptions- memory management units (MMUs)- pipelined processors: the classical five-stage pipeline is extended by two pipelinestages for address translation- local interrupt controller (ICs) supporting inter-processor interrupts (IPIs)- I/O-interrupt controller and a disk
ZusammenfassungFolge 3: Der himmlische Frieden im Kloster Santa Caterina ist gestört: Bauarbeiten in dem alten Gemäuer machen eine stille Einkehr so gut wie unmöglich - und auch mit der neuen Nonne Donna stimmt etwas nicht! Davon ist Schwester Isabella fest überzeugt. Doch bevor sie herausfinden kann, welches Spiel Donna spielt,wird diese ermordet, mitten im Kloster. Die Nonnen sind entsetzt und fürchten um ihr eigenes Leben. Wird Schwester Isabella den Mörder finden, bevor ein weiteres Unglück geschieht? Über die Serie: Benvenuto a Santa Caterina! In dem malerischen Dorf im Herzen der Toskana lebt, arbeitet und betet Kloster-Schwester Isabella. Doch wie aus heiterem Himmel muss sie plötzlich in einem Mordfall ermitteln! Von da an macht es sich die neugierige Nonne zur Lebensaufgabe, die großen und kleinen Verbrechen der Dorfbewohner aufzuklären. Carabiniere Matteo ist froh über diese himmlische Hilfe, denn schließlich hat er als einziger Polizist von Santa Caterina alle Hände voll zu tun ... Mit Witz, Charme und dem Blick fürs Menschliche ermitteln Isabella und Matteo in der Toskana. Klar, dass dabei auch die italienische Lebensfreude nicht zu kurz kommen darf! Kloster, Mord und Dolce Vita - eine Krimi-Serie wie ein Urlaub unter der Sonne Italiens. eBooks von beTHRILLED - mörderisch gute Unterhaltung

Valentina Morelli schreibt seit vielen Jahren Romane. Mit 'Kloster, Mord und Dolce Vita' setzt sie der Heimat ihres Herzens ein Denkmal und fängt das unvergleichliche Lebensgefühl der Toskana ein. Krimis sind für sie ein Mittel, zutiefst menschliche Geschichten zu erzählen.
Details
ISBN/GTIN978-3-030-43242-3
ProduktartBuch
EinbandartKartoniert, Paperback
Verlag
Erscheinungsjahr2020
Erscheinungsdatum10.05.2020
Auflage1st ed. 2020
Seiten628 Seiten
SpracheEnglisch
Gewicht961 g
IllustrationenXV, 628 p. 1 illus.
Artikel-Nr.47922783

Inhalt/Kritik

Inhaltsverzeichnis
Introductory material.- on hierarchical hardware design.- hardware library.- basic processor design.- pipelining.- cache memory systems.- interrupt mechanism.- self modification, instruction buffer and nondeterministic ISA.- memory management units.- store buffers.- multi-core processors.- advanced programmable interrupt controllers (APICs).- adding a disk.- I/O apic.mehr

Schlagworte