Hugendubel.info - Die B2B Online-Buchhandlung 

Merkliste
Die Merkliste ist leer.
Bitte warten - die Druckansicht der Seite wird vorbereitet.
Der Druckdialog öffnet sich, sobald die Seite vollständig geladen wurde.
Sollte die Druckvorschau unvollständig sein, bitte schliessen und "Erneut drucken" wählen.

Tiempo Lógico @ Trabajo para el Modelado y Análisis de Sistemas Embebidos

Fundamentos del Modelo de Tiempo UML/MARTE
BuchKartoniert, Paperback
116 Seiten
Spanisch
Ediciones Nuestro Conocimientoerschienen am29.09.2021
El tiempo lógico es una forma relajada de tiempo promovida por lenguajes sincrónicos que es funcional, elástica (puede ser abstraída o refinada) y multiforme. Todas estas propiedades hacen que el tiempo lógico sea adecuado también en el tiempo de diseño, mientras que las anotaciones precisas de tiempo físico sólo deberían importar en las etapas posteriores a la síntesis. El Lenguaje de Especificación de Restricciones del Reloj (CCSL) es un lenguaje concreto dedicado a la modelización y análisis de las propiedades del tiempo lógico. El CCSL se definió inicialmente como un compañero para el modelo de tiempo del perfil UML para MARTE. Ahora se ha convertido en un lenguaje de modelado de dominio específico para capturar relaciones causales, cronológicas y temporales. Debe complementar otros modelos sintácticos para capturar su modelo de cálculo subyacente. Este libro comienza describiendo los modelos históricos de concurrencia que han inspirado la construcción de CCSL. Luego, CCSL se introduce y se utiliza para construir bibliotecas dedicadas a dos modelos estándar emergentes de los dominios automotriz (East-ADL) y aviónico (AADL). Por último, se presenta una técnica basada en la observación para verificar las implementaciones de Esterel y VHDL con respecto a las especificaciones del CCSL.mehr

Produkt

KlappentextEl tiempo lógico es una forma relajada de tiempo promovida por lenguajes sincrónicos que es funcional, elástica (puede ser abstraída o refinada) y multiforme. Todas estas propiedades hacen que el tiempo lógico sea adecuado también en el tiempo de diseño, mientras que las anotaciones precisas de tiempo físico sólo deberían importar en las etapas posteriores a la síntesis. El Lenguaje de Especificación de Restricciones del Reloj (CCSL) es un lenguaje concreto dedicado a la modelización y análisis de las propiedades del tiempo lógico. El CCSL se definió inicialmente como un compañero para el modelo de tiempo del perfil UML para MARTE. Ahora se ha convertido en un lenguaje de modelado de dominio específico para capturar relaciones causales, cronológicas y temporales. Debe complementar otros modelos sintácticos para capturar su modelo de cálculo subyacente. Este libro comienza describiendo los modelos históricos de concurrencia que han inspirado la construcción de CCSL. Luego, CCSL se introduce y se utiliza para construir bibliotecas dedicadas a dos modelos estándar emergentes de los dominios automotriz (East-ADL) y aviónico (AADL). Por último, se presenta una técnica basada en la observación para verificar las implementaciones de Esterel y VHDL con respecto a las especificaciones del CCSL.
Details
ISBN/GTIN978-620-2-75201-5
ProduktartBuch
EinbandartKartoniert, Paperback
Erscheinungsjahr2021
Erscheinungsdatum29.09.2021
Seiten116 Seiten
SpracheSpanisch
MasseBreite 150 mm, Höhe 220 mm, Dicke 7 mm
Gewicht191 g
Artikel-Nr.58792049
Rubriken
GenreWirtschaft

Autor

Dr. Eng. Habil. Frederic Mallet is een Associate Professor in de Computer Science afdeling van de Nice-Sophia Antipolis Universiteit. Hij is lid van de AOSTE onderzoekseenheid, een gezamenlijk team van het I3S laboratorium en INRIA Sophia Antipolis onderzoekscentrum. Hij is stemgerechtigd lid van de OMG revision task forces voor MARTE en SysML UML Profiles.